原文標題：Socionext Expands Agentic AI to Advanced, Large-Scale SoC Physical Design

Cadence 與日本客製化晶片設計商 Socionext 10 月 20 日宣布，雙方正把 AI 代理應用從 SoC 前端設計延伸到先進製程的大型晶片實體設計。Socionext 已在前端設計與驗證流程使用 AI，下一階段將與 Cadence 合作，針對一款大型 3 奈米 SoC 導入 InnoStack AI Super Agent，並計畫把相關流程擴展至其他晶片開發專案。

這項合作重點不只是使用模型回答設計問題，而是把企業內部累積的工程知識納入實際工作流程。Socionext 將利用檢索增強生成（RAG）、Model Context Protocol（MCP）、自訂 AI 技能與代理，讓設計規範、經驗及方法可跨專案重複使用。現階段應用包括晶片平面規劃（floorplanning）與自訂時序分析檢查，未來還規劃將檢查清單自動化。

對大型先進製程 SoC 而言，實體設計需同時考量面積、時序、功耗、佈線與設計規則等限制。Cadence 指出，開放且可擴充的 InnoStack 能將 Socionext 自有方法學與 EDA 工具結合，協助工程師更快分析設計取捨，而非取代最終工程判斷。

Socionext 總裁暨營運長 Hisato Yoshida 表示，期望透過 Cadence 代理式 AI 工作流程達成最高五倍的整體生產力提升。這是公司提出的預期目標，官方尚未公開可供外部核驗的完整量測結果。Socionext 未公布該 3 奈米晶片的客戶、量產時程、實際流片日期或採用範圍；雙方也未揭露 InnoStack 商業授權條件。

發生了什麼事

Cadence 與 Socionext 將 InnoStack AI Super Agent 應用到大型 3 奈米 SoC 實體設計，串接 RAG、MCP 與內部工程知識。

為什麼重要

AI 代理若能整合企業設計規範與 EDA 工具，可減少重複檢查並保留資深工程師經驗，改善跨專案知識傳承。

影響哪些人

客製化 SoC 設計商、晶片實體設計工程師、EDA 工具使用者與需要維護複雜設計方法學的研發團隊最直接相關。

已確認與未確認

已確認合作與大型 3 奈米設計導入；五倍生產力為 Socionext 的預期目標，尚非完成驗證的通用實測結果。