Lam Research 以虛擬分身改善 DRAM 良率預測

原文標題：How Virtual Twins and Machine Learning Optimize DRAM Yield

Lam Research 10 月 28 日發布 DRAM 製程良率研究文章，說明如何結合 SEMulator3D 虛擬製造模型與 Fabtex Yield Optimizer 機器學習最佳化工具，縮短先進記憶體從研發進入量產時的良率爬升過程。研究關注的是由多個製程模組交互作用造成的系統性失效，而非單純隨機缺陷。

研究團隊建立包含主動區、字元線、位元線接點、位元線、儲存節點接點及儲存節點著陸墊等製程步驟的 DRAM 虛擬分身。模型在不同步驟設置虛擬量測項目，再利用實際晶圓資料校準，讓模擬環境更接近製造變異。這種做法可在大量實體晶圓實驗之前，先辨識關鍵尺寸、厚度、間距及結構重疊問題。

在案例中，團隊針對八種已知系統性失效模式進行同時分析，包含短路、開路及結構交疊不足等缺陷。機器學習工具評估多組製程與結構參數，尋找可同時降低不同失效機率的組合，並將結果轉化為可供產線使用的量測與調整目標。

Lam Research 指出，研究所用名目製程條件下，模型預測總良率為 0.1%；經過最佳化後，預測良率提升至 78.5%，八種失效模式的預測發生率均下降。這些數字是校準模型的模擬與預測結果，不代表量產晶圓已達到相同良率，也不能推廣成所有 DRAM 製程都能取得相同幅度的改善。

文章認為，虛擬製造與機器學習有助於工程師在較少晶圓實驗的情況下探索更大的參數空間、找出失效根因並規劃製程修正，但實際應用仍取決於模型校準品質與現場量測資料。

發生了什麼事

Lam Research 發表以 SEMulator3D 與 Fabtex Yield Optimizer 改善 DRAM 系統性失效的研究案例。

為什麼重要

以數位模型先行評估多種製程缺陷，可減少反覆實體試片與根因分析時間，對先進 DRAM 良率爬升有潛在價值。

影響哪些人

DRAM 製造商、半導體製程整合與良率工程師、EDA 模擬團隊，以及設備與製程軟體供應商。

已確認與未確認

0.1% 至 78.5% 是特定案例的模型預測良率，不是已驗證的實際量產良率；官方未公布商業導入客戶與通用效能保證。